sigrity仿真结果如何看（信号完整性里面遇到的问题汇总）

本文目录

• 信号完整性里面遇到的问题汇总
• sigrity做电源完整性分析怎样
• Cadence Sigrity仿真入门3 -- 特征阻抗和耦合检查
• cadence spb与sigrity的区别
• 电路仿真软件哪个好

信号完整性里面遇到的问题汇总

遇到的问题，方方面面。

一.软件选择和使用

hfss3d全波仿真准确度最高，但是所用时间比较长，对电脑内存要求比较高，建模复杂度高，费时间，对操作要求比较高，设置需要详细和仔细考虑，比如仿真尺寸要大于求解频率的十分之一，求解频率要设置在整个频带的三分之二。设置waveport还是lumpedport，二者区别在哪，使用环境和条件，设置需要注意的点。

2.sigrity power si 使用的是mom 和workflow流畅算法当信号宽度远大于厚度可以用矩量法。同时需要注意设置port值要小，因电源平面阻抗是毫欧级，根据传输线阻抗变化公式端口阻抗会对仿真结果有影响，所以要合理设置端口激励阻抗。

3.ADS优势主要是通道仿真，此软件是2.5d结构，在做前仿真的时候评估可以节省时间，在最终仿真阶段需要注意最终的snp需要保证snp准确性，在通道仿真领域ads的优势非常明显，但也要注意模型的限制性，如模型寄生参数的带宽范围。还要注意模型是最终版还是draft版本等。

4.q3d和sigrity都可用于rlgc提取，但是q3d fem算法永远最准确 sigrity求解速度快。而且q3d是静电场求解法，即仿真尺度在第三个维度上要＜波长十分之一，所以无法考虑辐射和远场

二.使用测试设备

1.VNA一般可以和plts联合使用，使用前要校准，注意扫描频率点，越多准确度越高，average参数建议最少设置2，这个也是越多越准，但是要结合时间和效率做均衡。注意测小信号的器件，输出power不要太小。使用中发现，将两个端口连接起来且power设置为负30dbm时候测试曲线会比较模糊，此时在当下线缆连接器和实验环境情况下准确度已经不够。校准的时候注意选择性能特别好的连接头和高频线缆，连接需要注意拧紧，且放在一个平面上。从安全角度考虑注意要戴静电手环。

2.TDR的测试原理是(v2-v1)/(v2+v1)=(z2-z1)/(z2+z1).内部给定v1和z1内部示波器测试到v2可以算出z2.需要注意的是上升时间越陡对于同一器件反射越严重。需要根据带宽来设定发送信号的上升时间，还需要注意的是因为要测试差分信号，所以需要做skew校准，测试用的线要保持一致，测试用的线要校准。使用探针时要注意尽量垂直点上，而且在接触的地方阻抗会很高，就一个点，面积小。

3.示波器需要注意用采样示波器或者时时示波器

三.仿真流程

1.prelayout阶段走线叠层评估，考虑速率选择板材，如光模块距离短可以选m6，m7.而对于112g 56g高速率的信号且距离较长，需要m8材料。一般电源层使用较差材料RTF.选择叠层需要考虑厚度需要合理选择材料dk，另外材料的roughness和df对损耗有影响，一般认为m7，m8 roughness为0.25um df在0.002到0.003之间。

2.叠层确认后需要给板厂评估，报价。之后需要draft走线评估，电容下方怎么挖空，bga和贴片，连接器处怎么处理，线长要走多长。规则的导入。线距，线宽，同一对长度差，需要注意一点是速率特别高的时候补长度不要锯齿形状补长度，那样在高频的时候线间距会比较近，容易产生容性耦合。表层线距离远，内层线距离可以近些，线尽量走内层，过孔信号线要背钻，不背钻的话相当于该处容性增强，使得阻抗下降。其他注意事项等走线规则

4.ibis ami channel仿真。多板连接起来看眼图，调预加重和dfe ffe ctle调整眼图。一般芯片会给一个参考，在这个参考范围附近扫描，然后调整。

三.解决信号完整性各不连续处的方法和理论根据

四.ibis ami模型

ibis模型的话有package 模型 model带pin脚的，或者是差分的，要知道模型的适用条件，用模型之前要知道模型是否可用是什么版本，初始版本还是最终确认版本这样，另外电压的范围是否是2vcc到负vcc另外波形的描点是否充沛，是否单调。还做过频率的阻抗扫描，可以得到模型的使用频率等。ami是升级版的ibis模型，一般调的时候可以先按照芯片给的deafult的情况去看结果。结果不好可以观察波形做通道和参数联合调整。ctle dfe ffe emphais deemphais.

五.项目讨论

六.仿测回归

考虑模型局限性和测试是否准确。

七.EMC

emc曾经遇到小信号的两个芯片的地平面不共地的情况，噪声对信号会有影响，将两个芯片的地结合起来解决了问题。这里面引入了地回流路径的问题，地平面在时领域里面看最好也是一个平稳的地面这样会比较好。还有就是器件和走线最好不要放在靠近pcb边缘的地方，这样容易产生干扰，从电场来说也会影响信号的特性。另外最好不要有跨分割平面的走线，那样等同于一个开槽天线，信号向外辐射的能力非常强。最后要说的就是差分线的skew会造成共模干扰，注意等长的问题，另外当速率特别高的时候绕线等长如果是锯齿行的会有容性耦合，虽然长度相等，但是信号传输的路径并不相等。

八.PCB制成需要注意问题

pcb最小线距一般是4mil，截面积是梯形，仿真需要把实际情况考虑进去，过孔焊盘和孔距离一般5mil以上，背钻直径一般到大于27mil，背钻一般留10到12milstub，stub相当于容性，容性增大，阻抗下降，影响特性。如果是插连接器的这种背钻留40mil。bgasolder如何焊接上的，fpc和pcb焊接的时候厚度2到4mil.孔有叠错孔叠错孔还有焊盘的内外径要求内径和外径。另外连接平面的机械孔和激光孔，激光的孔比较小，可以打的密，机械孔便，孔尺寸大。相关的叠层是越来越升级，损耗是越来越低，叠层需要考虑它的dk df roughness这些。不同的编制方式和含胶量对dk df都有影响 一般hvlp3粗糙度0.25um，dk是随着频率升高先降低到thz以上再升高。df是先变大再变小。

九.技术沟通能力问题

自我呈现让别人接受的多样式呈现，视频ppt sharing 专利。还有就是相互的。信息传达的准确性，追踪和闭环。最关键还是把事情说明白，然后询问下看看对方怎么理解。

十.研究生项目

十一.协议

有的是芯片规范，有的是协议规范。一般都会规范插入损耗，回波损耗，sdc scd 和scc。信号设置按照差分设计所以scc要求比较宽泛，而sdc scd表示的是差分转共模，共模转差分。插入损耗和回波损耗耗可以反应通道的匹配情况和能量损耗情况。

sigrity做电源完整性分析怎样

模数混合电路仿真(Pspice AD);灵敏度析优化析蒙特卡洛电应力析 (Pspice AA)；电源完整性（Sigrity PI）信号完整性(Sigrity SI

Cadence Sigrity仿真入门3 -- 特征阻抗和耦合检查

高速信号在传输的过程中由于layout走线的不良会导致反射串扰等信号完整性问题，这节我们仿真DDR信号特征阻抗和串扰参数，加深对layout的理解。

1. 打开PowerSI，load layout file。（我这图是已经仿真完了的）

2. 点击“Setup Net Groups”，选择TX 器件，这里勾选这个线路的CPU U12，点击下一步。

3. 选择RX端，这里勾选这个线路的DDR颗粒U11，点击下一步。
4. 确认电源网络/GND网络，直接点击下一步到分组界面，因为只是练习，我们把DDR的地址和数据等信号都分为一个组，真正项目需要分清楚；点击第一个，再shift点击最后一个，全分为一个组，命名为DDR，然后直接到finish。

5. 点击“Setup Trace Check Parameters”设置检查参数，默认是勾选阻抗和耦合，设置显示耦合2%以上，选择“根据group检查”，点击OK，开始仿真。
6. 仿真结果又表格形式和layout形式，我们偏向于看layout形式，需要具体点时可以再看表格。

7. impedance layout overlay会将CPU和DDR的走线以layout的形式显示出来，根据颜色区分。

阻抗柱状图也比较直观，每条线摘出来，这里不仅可以看到哪个地方阻抗偏高偏低，还可以看到走线长度。

8. coupling layout overlay通过颜色深浅将串扰强度表现出来，可以看出走线越近的地方串扰越大，一般低于5%信号质量不会受到太大影响。

本文学自网易云课堂付费课程《Sigrity仿真实例》-- 作者十四

cadence spb与sigrity的区别

区别如下：
CadenceSPB是CadenceDesignSystemsInc旗下用于PCB板级设计的EDA软件,是一套PCB板级设计完整解决方案,涵盖了从原理图设计到PCB设计以及生产加工装配输出的整个流程。
Sigrity是Cadence公司推出一块电路仿真软件,其功能强大,操作简单,且具有不错的精度。适用于初学者学习并用于实际项目中SI/PI的仿真。

电路仿真软件哪个好

Cadence、AltiumDesigner、Proteus。
一、Cadence：
Cadence公司是老牌的EDA工具提供商，采用Cadence的软件、硬件和半导体IP，用户能更快速向市场交付产品。
Cadence的电路仿真软件的一个小缺点是，操作较为复杂，比较适合复杂板的开发。
二、AltiumDesigner：
AltiumDesigner是原Protel软件开发商Altium公司推出的一体化的电子产品开发系统，主要运行在Windows操作系统。
AltiumDesigner的缺点是对复杂板的设计不及Cadence。
三、Proteus：
Proteus软件是英国LabCenterElectronics公司出版的EDA工具软件，支持电路图设计、PCB布线和电路仿真。
Proteus的缺点是，对电路的数据计算方面不足。